Виктор, для эксперимента попробуйте выставить на Аттене 0,6в не ограничивая ток и закоротить щупы... какой ток Амперметр покажет?
В устр-ве будет 24-чипа x 6A = докуя..)
Думаю тащить проводами питание на плату с чипами невозможно, получается нужен свой DC преобразователь на каждые 1-2 чипа, а это для 24-чипов очень дорого...

Хотя есть идея, притащить на плату невыпрямленные 5v с Блока Питания компа (35...100кГц) на плате тороидальный трансформатор вх-5витков вых-2х1виток спаренным по 5шт проводом и выход на 2 чипа через диоды Шоттки (фильтующие емкости запяать непосредственно вокруг чипа), но...
1) - если БП с обратной связью по постоянке - он не запустится
2) - если БП запустить без обратной связи = без стабилизации - то на чипах соответственно будет нестабилизированное питание
3) - наводки с частотой 35...100кГц при таком токе будут очень сильные возле чипов

Регулятор TPS56121 достаточно дорогой, даже если ставить его на каждые 2-чипа = 12хTPS56121 в одном устройстве
Один чип-то мы испытаем (возможно даже удачно))) но как питать весь Асик....

Вот жеж бляха! Надо думать... Может у кого ещё идеи (понимаю в литературе например, описывают расчёты таких БП, но физически как нам это сделать попроще?) Можно подождать идею от bitfury об использовании CMMINUS, CMPLUS, CMQ как получить питание от 5v (ну хотябы 3v3)
Надо додумать и толкнуть идею разработчикам, иначе Мы первый батч получим нескоро. Или получим напичканный нестабилизированными китайскими DC-DC регуляторами от солнечных батарей ))))

Застабилизировать 0.8v ~6а тяжело, с минимумом потерь и импеданса - нужно собирать преобразователь поближе к чипу
Компьютерный БП не пойдёт под такую напругу, во всяком случае переделка будет не простая )))
Согласен с bitfury - применить TPS56121 по даташиту характеристики подходят.
Думаю питание в bitfury-asic будет по стоимости дороже всех чипов )))

На "малине" есть интерфейс SPI нужно его использовать (согласовав уровни 3.3=>1.8v)

Думаю для испытания чипа стабилизация не так важна (например если чип нагружен расчётом и при увеличении тока напряжение упадёт с 0.9v до 0.6v что приведёт к уменьшению тока и снижению нагрузки)
Для производства конечно нужен стабилизированный источник, но с современными ШИМ-микросхемами это не проблема.
Последовательная индуктивность питающих шин может быть полезна L-гасит переменную составляющую (или наводки) по питанию. Но вот паразитная L  сигнальных шин плохо сказывается на быстродействии.
А про припаянные перпиндикулярные полоски шин это к теоретикам (вроде для уменьшения L и наводок на шину)
Я в основном практик и знаю что такие шины применяют в быстрых цифровых каскадах...

...Прореживание сигнальных шин применяется не для облегчения ремонта (один хрен феном вся микросхема выпаивается) а для уменьшения влияния сигнальных шин друг на друга (часто прореживаются через GND)

А схемку подключений к CMMINUS, CMPLUS, CMQ давайте... интересно, заинтриговали ))))))

P.S: про использование SPI шин от Raspi код есть?
и ещё вопрос - привязка SPI шин от Raspi к 1,8v сделать кодом осуществимо?

Прочтите выше пост  #1406 и пишите в личку irekminn

Дороги CMMINUS, CMPLUS и CMQ в нашем случае заземляются (они для марсоходов и др. космического хлама)
Корпус QFN48 один из распостранённых и поэтому дёшев и быстр в изготовлении (заводу не нужно перестраивать станок), а распиновку выводов bitfuty делал в первый раз и хорошо придумал с зеркалом сигнальных шин - остальное ему простительно...
По опыту ремонта, конечно сигнальные выводы лучше проредить через пустые пины, и землю не стоило сосредатачивать на одном "пузе"... но для нас сейчас главное чтобы удачно прошли испытания и отправили 1-ый батч на конвейр )))

for bitfuty: Питающие шины лучше припаять полосками перпендикулярно плате (типа так |"""""|"""""|"""""|"") получиться как заборчик вокруг чипа (можно даже накрыть крышкой такой огород, чтобы экранироваться от электромагнитного фона в компьютере)

Если я получу чипы на тест - то чтобы сроки былии короче, монтаж выполню так:
- клею чипы спиной к радиатору в гирлянду паяю проводками питание и шины SPI,
- полоску жести шириной 5mm паяю к "пузам" QFN48, гну полоску так чтобы не мешала контактам и креплю между чипами к радиатору
- в настоящее время собираю преобразователь 5v => 1,8v + 0,5...0,9v (~10A)
- пока проблема с подключением и привязкой шины SPI (не хочу согласовывать через стабилитроны как сделали в английской ветке - они медленные (порог насыщения-ограничения у ZENNER-диода несколько мк.сек)) Попробую приобрести Raspberry Pi для этой цели (если кто сможет продать с пересылкой - буду благодарен)

Да, я понял что в ориентации чипа как на рисунке - их лучше ставить в вертикальную гирлянду на печатную плату.
Значит pinout правильный? Если тест одного чипа - неиспользованные pins на GND ?
Ну чтож, начну собирать импульсник DC-DC 5v=>0,6...0,9v (извиняюсь, не важно пишу по английски поэтому не пишу в техническую ветку))
Попробую забрать чипы у Тимура (я честно думал что Вы тоже в Москве)

Предлагаю себя в качестве бета-тестера чипов, необходимое оборудование и навыки есть.
Но мне нужно уточнить распиновку выводов QFN48....
В английской ветке выложена разработка печатной платы для тестирования одного чипа, но на их рисунке выводы IOVDD на питании VDD а некоторые в воздухе,
хотя как я понимаю если вывод не использовать - то вывод нужно землить (например вывод внешнего клока)
И непонятно где пины GND, неужели только на пузе-теплоотводе? Нарисую набросок распиновки QFN48 как я его понимаю...
просьба к bitfury - поправьте меня или утвердите мои предположения по распиновке чипа, вот рисунок

Я вот тоже понял, кто-то указывал при заказе ФИО и адрес?
У меня не спрашивали, думал перед отправкой письмо-запрос придёт.

Для чего им сейчас наши данные

До отправки заказа, Метабанку эта информация нужна - как козе баян...

То что платы уже готовы, ничего фантастичного в этом не вижу. Пока Метабанк и компания заняты - давайте порассуждаем:

Проект чипа в корпусе QFN48, насколько я понял, уже заказан заводу... и образцы должны выслать 10-июня 2013г.
Корпус распостранённый с известными размерами и шагом выводов, теплоотвод под днищем корпуса.
На каких выводах интерфейсы и питание - тоже известно разработчику (иначе какого кота он заказывал заводу).
Питание ядра варьируется 0.4-0.8V - тоесть регулируемый преобразователь (после подгона параметров возможно упростится до нерегулируемого) DC-DC на плате,  преобразователь интерфейсов - ну например FTDI, + возможно ARM Cortex или FPGA с прошивкой (могу ошибаться, не суть...)

Если не уточнять номиналы обвеса чипа (они будут известны после подгона чипа к номинальным параметрам) а размеры кондёров и сопротивлений стандартны и не сильно варьируются (даже если будут тактовые генераторы - их размеры тоже известны) - то получается что плата уже разработана... и не раз. Возможна блочная конструкция с питанием от БП компа 5v/12v. Хотя дизайн (размеры) платы, зависит и от охлаждения (радиаторов), но предполагаю что несколько набросков уже имеются в компе у разработчика... даже не удивлюсь если трудолюбивые китайцы уже пилят их по заказу Метабанка )))))

P.S: вот картинка корпуса QFN48

Чип на брелок маловат... в живую кристалл - меелький стекляшка, без мелкоскопа так и выглядит (если не сломается при расковыривании)
Нутро-слои bitfury расписал. Я бы лучше даташит (который ТТХ, а не рекламный) посмотрел...

P.S: хоца чтоб брака небыло, но проектировщик сказал вышлет... значит будет )))

bitfury,
спешу предостеречь Вас от пайки тем способом, если планируете использовать так называемая оплётку (экран) она плохой теплопроводник, тогда лучше использовать кусок толстого медный провода немного расплющить посередине и паяйте этой площадкой к пузу QFN-48, как времянка пойдёт... Выводы проводками (тем более не прямыми а изогнутые как СВЧ катушка) - это применимо к НЧ цепям, поэтому чтобы уменьшить L-выводов лучше применять не круглые проводки а плоские и покороче.

Перепайка приемлима для теста 1-2 чипов, для массового тестирования лучше собрать макетку с переходником под QFN-48.например такой

"Размазать" резонанс пикофарадными кондёрами на шинах, на заводских платах это решимо вторым слоем "земли" как ёмкостью. И если учавствуете в разработке печатной платы - скажите заводу пусть не жалеют в сквозных пистонах (под пузом QFN-48) меди для лучшей теплопроводимости на внешнюю (противоположную) сторону платы, её можно сделать чистой (без элементов) и прилепить радиатор как у Авалонов )))
и можно все элементы на активной стороне платы припаять мелкие - не выше QFN-48, чтобы "кулибины" могли поплевав пасты на спину чипов примастырить ещё радиатор )))

Нерабочие чипы как сувениры высылайте мне, интересно будет их "поднять" (хотя можно парочку жене на серьги пустить)))

ОК, теперь вижу, один-в один зеркало...
TRC... будет?

спасибо, заходил на btcminers.ru
ещё-бы аккаунты с pool.itzod.ru перенести )))


P.S: Balthazar, если пул btcminers создадите, какова возможность добычи TRC туда прикрутить? а то нормальной альтернативы Коинотрону нет....

Поподробнее пожалуйста, я могу под логином с pool.itzod.ru туда войти и посмотреть стату.. создать воркера.. и т.п ?

пробывал через: -o stratum+tcp://178.248.235.20:3333/  -u логин -p пароль
ЦГМайнер отказался <?wrong URL> посижу пока на другом пуле, подожду
Ну если не оплатили домен, хостинг его останавливает

Не-не, тфу-тфу-тфу! Через https зашол, от сердца отлегло (http нужно капчу вводить как я понял - вебморда не та и я перессал)))

и кстати биржа btc-e.com непонятную картинку показывает, наверное на одном хостинге были )))
...ой, нет, извиняюсь - через приставку https заходим )))

другой новый домен это какой?
а itzod.ru заработает?

bitfury, как я понял разводка узлов чипа производились вручную одним лицом, хорошо что Вы специалист и строите чип как для себя. Плохо если нехватка специалистов и нескем поспорить, в спорах рождаются хорошие проекты (одна голова хорошо, а три - уже пьянка))) Я к тому что не правильно когда разработка ведётся одним человеком, возможны недочёты (без обид))) высокая плотность не всегда ГУД, пусть лучше чип получится большего размера, чем компактным-генератором.
В высокочастотных цепях CMOS паразитные ёмкости (возникающие из-за взаимного расположения узлов) в одном слое МОП - вызывают отрицательную обратную связь к затвору (управляюшему выводу) в комбинации с индуктивностями возле ключей, внутренние емкости могут вызвать нежелательные высокочастотные колебания, в следствии чего (как минимум) лишний разогрев CMOS слоя (кристалла)

Но поплюём через левое плечо и подождём тестов чипа, и ещё вопрос: корпус BGA? Для меня такой лучше, а вот для сбыта...  большинство хомячков знают паяльник, а для работы с термовоздушной или ИК станцией нужен опыт.

У троллей логика одна, затроллить неугодную тему.
Например у магазина AMD "видях" упали продажи... тут человек без образования просится к ним на работу.
Дают ему испытание: ссылка и команда "фас". Иначе зачем ему ещё здесь распинаться если его не понимают )))
Даже если это не асики а ФПГА (троллю не важны знания протокола SHA-хеширования) он должен затроллить тему чтобы пользователям неприятно было сюда постить.
Чтобы не "кормить" тролля эмоциями - есть кнопочка Ignore