Show Posts
В этой теме просьба не писать постов и вопросов, не связанных с техническими решениями
Приветствуются вопросы и идеи в разработке решений по питанию, интерфейсу и программированию устройства.
Надеюсь это ускорит выпуск готового устройства Bitfury ASIC, и совместными усилиями мы сможем найти простое решение которое под силу и в короткие сроки изготовить фабрике в России.
Множество неплохих идей и ссылок осталось в теме "[Предзаказ] Bitfury ASIC 65nm" поэтому просьба к авторам перепостить сюда то, что считаете важным для реализации идеи.
FAQ по чипу Bitfury
1. Что представлят собой чип Bifury?
Микросхема в корпус QFN48 7x7mm с шагом выводов 0,5mm. технология 65 нм
Прдназначна для расчёта хешей SHA256 в устройствах Bitfury ASIC - планирумых к выпуску от Метабанк.
2. Какова распиновка чипа?
pin
1-CMQ цепь токового зеркала для последовательной запитки чипов https://bitcointalk.org/index.php?topic=183368.msg2460608#msg2460608
2-CMPLUS цепь токового зеркала для последовательной запитки чипов https://bitcointalk.org/index.php?topic=183368.msg2460608#msg2460608
3-CMMINUS цепь токового зеркала для последовательной запитки чипов
4-IOVDD питание 1,8v
5-OUTCLK выход напряжения с частотой CLK для синхронизации следующего чипа (на пин-INCLK ведомого чипа)
6-OUTSCK выход последовательного тактового сигналала шины SPI для следующего чипа (на пин-INSCK ведомого чипа)
7-OUTMOSI выход передачи данных шины SPI для следующего чипа (на пин-INMOSI ведомого чипа)
8-OUTMISO вход передачи данных шины SPI от следующего чипа (от пин-INMISO ведомого чипа)
9-INMISO выход передачи данных шины SPI для предидущего чипа (на пин-OUTMISO ведущего чипа, или на контролер интерфейса SPI)
10-INMOSI вход передачи данных шины SPI от предидущего чипа (от пин-OUTMOSI ведущего чипа, или от контролера интерфейса SPI)
11-INCSK вход последовательного тактового сигналала шины SPI от предидущего чипа (на пин-OUTSCK ведущего чипа, или от контролера интерфейса SPI)
12-INCLK вход напряжения с частотой CLK для синхронизации (от пин-OUTCLK ведущего чипа, или от тактового генератора)
13-IOREF опорное напряжение чипа 0.9 V (снимается с делителя напряжения IOVDD, или питается от VDD-0.9 V)
14...48-VDD питание ядра чипа 0.6-0.9 V максимальный ток одного чипа до 6А
49-дно чипа, GND
Внимание: размах импульсов входов-выходов шины SPI чипа - напряжением 1,8 вольта (используйте согласователь уровней для контролера интерфейса SPI, обычно размах импульсов контролера 3,3 вольта)
3.Можно-ли питать чип большим напряжением?
Чип не рекомендуется питать напряжением выше 0,95...0,98v так-как защитные диоды включенные в прямом направлении VDD-GND откроются и зашунтируют питание VDD максимальным током, а это будет максимум нагрева и минимум прироста скорости
4.Можно-ли питать чип от нескольких источников на разны пины VDD?
VDD пины связанны между собой в чипе, получается параллельное подключение источников... это плохо для стабильности питания и для самих источников.
