инвалид 

есть коротыш! 

С учетом того сколько жрет и как отапливает помещение системник с двумя 6990 боюсь не всякий колокейшн согласится. Продавай игрунам, с декабря он вообще в минусах будет (если эл-во не халява).

Принцип понятен, мне не понятно как здесь реализуется proof of work. Т.е. я получил порцию задачи, ничего не посчитал, но отрапортовал пулу что пароль не найден. А чтобы проверить это - надо посчитать еще раз на стороне пула. В биткойне же шара проверяется на раз, любой сложности.

I would pay 50BTC to ET for free downloadable 245MH/s bitstream working without his signcryption servers.

I can offer 50BTC too.

такие вещи на публику не выносятся 

Такой пул фактически существует - это gpumax.
Можно купить себе мощность и отправить ее к примеру, на eligius.

Ничего, пусть работает, поставлю в ДЦ с кондеем, может будет меньше тротлить.
Иначе опять неизвестно сколько ждать, посылка в один конец идет месяц, а там и декабрь не за горами (и 25 бтц за блок).

Икарусы показали себя лучше, был один с глюком в дип-свитче, вылечился подергиванием свитча туда-сюда
Ну и главное - есть уверенность что сами FPGA на них новые стоят, а не хрен знает что с помойки затертое шкуркой.
На одном икарике случайно при сборке рига выдернул коннектор вентилятора и не заметил, часа три плата работала в режиме пассивного охлаждения, и ничего, только радиатор разогрелся сильнее чем на остальных (рука не терпела, слюна не шипела - 60-70 градусов).

Ждал ровно 3 месяца (от оплаты до получения посылки, день в день, так совпало).
Пришло 2 сингла. Один нормальный, выдает 810 мх по cgminer-у, температура 60С (внешняя - комнатная),изредка тротлит, что не сильно влияет на итоговый хэшрейт.
Второй - это какой-то трындец. Жутко тротлит при 50-51С, показания cgminer-а колеблются от 500 до 700 мхэш, итоговый хешрейт редко превышает 600 мх. При этом оба кирпича находятся в одном месте с одинаковыми условиями при комнатной температуре.

BFL-инженер ответил отпиской:

Each board has it's own personality, and the sensor is provided as a point of reference for
that specific board.

Я полностью разбирал проблемный кирпич (кстати нашел на плате отломленный дроссель в схеме питания, заменил), перемазывал пасту, проверял вентиляторы (их там аж 3 штуки), все в норме, однако ничего не изменилось. Перешил на более медленный битстрим - стало медленнее набирать пороговую температуру (т.е. разогревается до 50С не за 3 минуты, а за 5-7), однако при длительном использовании ничего так и не изменилось.

Мое мнение такое - механизм тротлинга у них скорее всего завязан не на показания сенсора температуры, а на какой-то внутренний счетчик ошибочных хэшей. И если чипы используются б/у (как уже предполагали на форуме), их состояние весьма различно, поэтому и выдают они разный хэшрейт. Отсюда и it's own personality.
И большой вопрос сколько такой чип вообще протянет.

Where the thermo sensor is located? Why one single starts throttling at 60C, and another at 50C in the same ambient conditions? Is it possible one of sensors gives wrong temperature readout?

Идея (как бывает) оказалась не нова - WPA например ломают на wpacracker.com, gpuhash.com, wpacracker.ru.
И битки даже на одном из этих сайтов принимают, что логично

Юридически вина сервиса по взлому пароля неоднозначна - если написано на сайте "сервис для проверки безопасности своих паролей" то вроде как не подкопаешься, хотя я не юрист.

Для распределенной ломки WPA есть однако останавливающий фактор - отсутствие возможности "доказательства выполнения работы". Например тебе дали диапазон паролей, а ты вместо того чтобы пробивать их все ответил "пароль не найден". И нет однозначности, был проверен диапазон или нет. А в майнинге это легко проверяется пулом.

работы там не 10 строчек поменять это точно... придется полностью переписывать всю расчетную часть, да с оптимизацией. или искать готовые проги.

They can use MPW MOSIS to produce small qty of chips.
http://www.mosis.com/products/fab-schedule

LOL

Interested 4 boards, Russia.

It is possible Prolific driver problem. Try to change COM port number in advanced settings or install latest Prolific USB-Serial driver.
I have similar issues, the board was detected but communication hangs once per hour or so.

Of course no if I can buy it for reasonable price. It is easier for me to buy ready-to-go solution instead of developing one.
What is estimated development time of your carrier board?

My goal is to develop complete mining system for up to 16 Icarus boards, including carrier motherboard, CPU board, 350W PSU, fans, and fit it to rack mount case. There is nothing impossible, but using USB or RS-485 to communicate inside the rig is impractical at my point of view.
The CPU board will work under embedded linux and will be provided with precompiled cgminer and all necessary tools to compile your own application if needed. This is why I want to use something like 35$ Rasbperry board.

ngzhang, below is my proposal to interconnect Icarus boards inside the rig.

Initial conditions:

boards in the rig: up to 16 (4-bits address)
physical interface: SPI (four 3.3V or 5V TTL signals - MOSI, MISO, SCK, /SS, all parallel between all boards and the CPU)
protocol: TDM over SPI

Communication flow:

Master CPU asserts /SS signal each macrocycle to reset all internal FPGA counters to zero state.
On the falling edge of /SS the macrocycle has started.
Each macrocycle cosist of 16 TDM frames and has a length of 16*64*8=8192 SCK clock cycles.
For first TDM frame (512 clock cycles) master CPU transmits via MOSI 64 bytes work buffer for board #0, for second TMD frame - for board #1 and so on.
Board can return found 8 byte nonce to master via MISO at any 64 bit boundary of its TDM frame (at clock cycles 0, 64, 128, 192, 256, 320, 384, 448 for board #0), OR only at beginning of each TDM frame, if we do not care about small delays in results reporting. If it is nothing to return it returns all zeroes.

With SCK frequency 10MHz full communication macrocycle for all 16 boards will take about 0.82 ms.
Of course you can add additional registers (FPGA status register, FPGA temperature, command register, etc) to a TDM frame if needed. Also we can add a CRC word to each TDM frame to check workbuffer contents and so on.

Note: FPGA can drive MISO line only inside it's assigned TDM frame, otherwise it should be HiZ.
MISO line will be pulled up on CPU side, so if CPU reads all 1s from the MISO for full TDM frame therefore corresponding board is not connected to the slot.