По поводу денег комментировать не буду - с большего бреда полно. Сами разбирайтесь между собой. Рекомендую встречаться и разговаривать, а не заниматься ярундой на форуме. И НИЧЕГО НИКУДА НЕ ПЛАТИТЬ ПОКА В ГОЛОВЕ НЕ НАСТУПИЛА ЯСНОСТЬ ЧТО ВЫ ДЕЛАЕТЕ.
А то к примеру тут появляются люди которые думают что они инженерный батч могут к примеру откупить за копейки и так далее - проясню - это ни в коем разе не благотворительный фонд где цель выдать халяву, цель именно наоборот - на Вас заработать больше чем на майнинге, Вы должны уважать наше стремление заработать также как и свое - нет такого уважения - потом будете ныть что вот мол там амеры долбят а мы тут без продуктов или с каким-то говном, потому как вместо работы все пытались сэкономить на чем могли и друг друга обмануть и навариться. (это ко всем остальным).
bitfury, как я понял разводка узлов чипа производились вручную одним лицом, хорошо что Вы специалист и строите чип как для себя. Плохо если нехватка специалистов и нескем поспорить, в спорах рождаются хорошие проекты (одна голова хорошо, а три - уже пьянка))) Я к тому что не правильно когда разработка ведётся одним человеком, возможны недочёты (без обид))) высокая плотность не всегда ГУД, пусть лучше чип получится большего размера, чем компактным-генератором.
В высокочастотных цепях CMOS паразитные ёмкости (возникающие из-за взаимного расположения узлов) в одном слое МОП - вызывают отрицательную обратную связь к затвору (управляюшему выводу) в комбинации с индуктивностями возле ключей, внутренние емкости могут вызвать нежелательные высокочастотные колебания, в следствии чего (как минимум) лишний разогрев CMOS слоя (кристалла)
Но поплюём через левое плечо и подождём тестов чипа, и ещё вопрос: корпус BGA? Для меня такой лучше, а вот для сбыта... большинство хомячков знают паяльник, а для работы с термовоздушной или ИК станцией нужен опыт.
Разводка чипа производилась мной лично. Собственно вообще ВСЕ РАБОТЫ производились мной лично вручную. Насчет того какой я специалист... Специалист я скорее делать всякую невозможную хрень - в этом действительно специалист. А насчет IC design - не могу себя называть специалистом - мой чип первый, еще результат не увидел, что получилось. Поэтому увидим - если получился да еще и характеристики выдержал - значит скорее всего опыт значительный и правильный - если нет - придется работать над ошибками.
Насчет человека - я вообще хотел найти специалиста или компанию под лейаут / верификацию - и в прошлом году как раз искал - но увы не сложилось найти действительно специалиста, который смог-бы эти все вопросы решить. с большего были типичные ответы "наши инженеры будут доступны через 2-3 месяца, присылайте RTL", и так далее, или что "рисовать руками это мол вчерашний день, мы так не работаем", ну и всяческие мутные индусы-специалисты... Там с электроникса к примеру была попытка дизайн-центр нарыть - в итоге с большего одни понты, а дела хуй целых ноль десятых. А мне нужна была именно в идеале команда которая-бы была рядом и с которой можно было шаг за шагом проделать все то что я в итоге проделал в одиночку. Мне не нужен "кое-какой асик" - мне нужно решение лучшее которое вообще возможно в обозримое время получить (я тут специально оговариваю ньюанс - лучшее решение ищется за бесконечное время
. Это творческий процесс.
Тимур тут может добавить историю как в Москве искали фаб
))) у меня таки была дикая идея произвести чипы в РФ
)))) Может как-то за кофейком рассказать как это было :-))))))))))))
Но мне явно не нужно решение аля как заказали бфлы. Или от таких людей которые считают что за 20% работы можно получить 80% результата - мне нужно именно искусство и люди у которых есть реально глубокие знания, в идеале чтобы они с полупроводниками варились всю жизнь, поскольку только так можно получить продукт лучший в мире. Это была цель. Поскольку с майнерами - если у тебя продукт N2 - то ты уже пожалуй никому особо и не нужен :-)))) а если N3 - то закрывай свой проект вообще нахрен. А у меня теперь грубо такой-же результат ожидается как на std. cell можно на 28nm сделать. Это важно - чтобы не повторить путь спартанов. А те лица и компании с которыми доводилось обзаться больше интересовало свою сотку-две намазать на бутерброд и сделать абы что. Так что мораль - это все не от хорошей жизни - мне вовсе не так радостно было 8 месяцев непрерывно разрабатывать чип, как кто-то может подумать
Ситуация еще даже хуже - я на верификацию не смог найти людей которые-бы могли сделать что-то больше чем у меня уже было (calibre + hspice + nanosim + куча скриптов) - какой смысл платить просто за запуск скриптов я так и не понял (когда фактически работу-то делает софт, а настройки у него тривиальные) + еще гемор естественно на согласование - в своей голове намного проще договориться что и когда делать.
Насчет инвертора - C между входом и выходом это еще пол беды. с L там проблем не много - благо как-то очень удачно подобраны толщины слоев (подозреваю что это разработчики тех процесса искали компромиссы). То о чем Вы писали благо поддается моделированию. Но есть и другое неприятное явление - кратковременные шпильки в момент переключения drain/bulk, которые могут вызвать latch-up. Во-первых я их в моделировании особо и не видел. Во вторых совершенно непонятна характеристика паразитного тиристора. Завод на это сказал что STI-изолятор (p-well/n-well зона) решает все вопросы и не париться, что это только для старых тех процессов актуально. Поживем - увидим.
Насчет любимой настольной книге где к примеру про это тоже написано (да и вообще емко покрыто наверное практически все что нужно) - см. сайт
www.cmosedu.com - Jacob Baker - Circuit Design, Layout and Simulation.
