технологии для ASIC-майнеров

[tvv]

Hello.

  По какой технологии(и на каких тактовых частотах) планируют выпустить ASIC чипы для майнеров?..

Я так понимаю в случае ASIC элементов нужно будет во много раз меньше чем в fpga, и сильно крутые технологии и частоты не требуются...

Vladimir

[kimmeriets]

начать можно с этого http://ru.wikipedia.org/wiki/ASIC
продолжить ,например, там http://www.asic.ru/

[tvv]

начать можно с этого http://ru.wikipedia.org/wiki/ASIC
продолжить ,например, там http://www.asic.ru/

ну, это я все знаю, и с технологиями микросхем немного знаком...

Меня интересует какие именно технологии(размер кристалла, число элементов, частоты и тд) планируют использовать в проектах аппаратных майнеров?

[kimmeriets]

спросите у ngzhang, или Tycho

[FAN]

зачем возится с кристаллами? весь мир в секторе хай-енд давно вернулся на лампы...
и красиво и качественно и тепло

[tvv]

зачем возится с кристаллами? весь мир в секторе хай-енд давно вернулся на лампы...
и красиво и качественно и тепло

а микросхемы на лампах можно делать?

Хотя.. если подумать...

[neiros]

Хотя.. если подумать...

Лампы из микросхем гораздо круче будут.

[tvv]

Кстати, никто не пробовал ИВ(вакуумные люминесцентные индикаторы) в качестве усилительных ламп использовать?..

PS  я серьезно... Люблю поизвращаться )  Вполне себе лампа, причем их там даже много

[SHawk]

Кстати, никто не пробовал ИВ(вакуумные люминесцентные индикаторы) в качестве усилительных ламп использовать?..

PS  я серьезно... Люблю поизвращаться )  Вполне себе лампа, причем их там даже много

начни с керосиновых ламп. Это будет последовательно и правильно!

А по теме - технологии будут использоваться те, что есть на рынке. Ничего секретного и суперпродвинутого использовано не будет...

ASIC элементов нужно будет во много раз меньше чем в fpga

элементов будет использовано столько же, сколько и в fpga. Алгоритм вычислений, ведь, не меняется? Или это тоже непонятно?

[LZ]

начни с керосиновых ламп. Это будет последовательно и правильно!

Биткоин в стиле стимпанк?

[tvv]

ASIC элементов нужно будет во много раз меньше чем в fpga

элементов будет использовано столько же, сколько и в fpga. Алгоритм вычислений, ведь, не меняется? Или это тоже непонятно?

1  при правильной реализации алгоритм как раз меняется (я так понимаю идиоты в fpga загнали параллельный алгоритм вместо последовательного?)

2  КПД использования кремния(элементов) у ASIC во много раз выше, чем у FPGA. 
  Так что подозреваю что первые асики будут по технологии не лучше 180 нм, а то и хуже.

[SHawk]

1  при правильной реализации алгоритм как раз меняется (я так понимаю идиоты в fpga загнали параллельный алгоритм вместо последовательного?)

Для тех, кто в танке.
Проектирование асиков и проектов для FPGA ведется одним и тем же (или сходным) инструментарием и на одних и тех же языках программирования (описания аппаратуры).
Именно поэтому, на стадии проектирования "по барабану", куда это ляжет. Так что если у кого-то есть понимание "правильной реализации алгоритма", то это понимание никоим боком не зависит от платформы.

Кроме того, утверждение о том что "идиоты загнали параллельный алгоритм, а нужно было последовательный" само по себе идиотизм! Аргументируйте свои слова!
Много лет пишу параллельные конвеерные алгоритмы для FPGA и впервые сталкиваюсь с такой удивительной точкой зрения...

[tvv]

Ну дак в fpga залили таки последовательный алгоритм, или все-же параллельный по описанию алгоритма?

Судя по тому что никто не может ответить что там за полином, я думаю врядли кто-то написал последовательный...

[FAN]

а самому посмотреть чего зашито сложно?

[tvv]

а самому посмотреть чего зашито сложно?

url?

[tvv]

Для тех, кто в танке.
Проектирование асиков и проектов для FPGA ведется одним и тем же (или сходным) инструментарием и на одних и тех же языках программирования (описания аппаратуры).

можно подумать что я этого не знал...

Именно поэтому, на стадии проектирования "по барабану", куда это ляжет. Так что если у кого-то есть понимание "правильной реализации алгоритма", то это понимание никоим боком не зависит от платформы.

Кроме того, утверждение о том что "идиоты загнали параллельный алгоритм, а нужно было последовательный" само по себе идиотизм! Аргументируйте свои слова!
Много лет пишу параллельные конвеерные алгоритмы для FPGA и впервые сталкиваюсь с такой удивительной точкой зрения...

если вы думаете, что компилятор сам развернет параллельную(да еще и оптимизированную под 32-бит CPU!) форму
с константами в последовательную - то должен вас огорчить - компилятор не настолько умный.

Максиум что он может - небольшую оптимизацию, но подходы и принципы проекта менять не будет никогда.
(да я думаю вам бы самому это сильно не понравилось, начни он настолько умничать)


PS  ему фактически придеться реализовать нафиг не нужный 32-битный микропроцессор,
если на вход подать SHA в той форме где он дан в виде оптимизированного алгоритма с константами.

[DeepBit]

1  при правильной реализации алгоритм как раз меняется (я так понимаю идиоты в fpga загнали параллельный алгоритм вместо последовательного?)

Считать других разработчиков "идиотами" - большая ошибка. Особенно если не знать, что имено они сделали, как и почему. Не говоря уже о том, что они успешно продают свои продукты.

2  КПД использования кремния(элементов) у ASIC во много раз выше, чем у FPGA. 
  Так что подозреваю что первые асики будут по технологии не лучше 180 нм, а то и хуже.

Первые биткойновые асики были на 350 нм.

[SHawk]

Для тех, кто в танке.
Проектирование асиков и проектов для FPGA ведется одним и тем же (или сходным) инструментарием и на одних и тех же языках программирования (описания аппаратуры).

можно подумать что я этого не знал...

Да! вы этого не знали! И прекрасно это подтвердили тем, что написали дальше:

Именно поэтому, на стадии проектирования "по барабану", куда это ляжет. Так что если у кого-то есть понимание "правильной реализации алгоритма", то это понимание никоим боком не зависит от платформы.

Кроме того, утверждение о том что "идиоты загнали параллельный алгоритм, а нужно было последовательный" само по себе идиотизм! Аргументируйте свои слова!
Много лет пишу параллельные конвеерные алгоритмы для FPGA и впервые сталкиваюсь с такой удивительной точкой зрения...

если вы думаете, что компилятор сам развернет параллельную(да еще и оптимизированную под 32-бит CPU!) форму
с константами в последовательную - то должен вас огорчить - компилятор не настолько умный.

Максиум что он может - небольшую оптимизацию, но подходы и принципы проекта менять не будет никогда.
(да я думаю вам бы самому это сильно не понравилось, начни он настолько умничать)


PS  ему фактически придеться реализовать нафиг не нужный 32-битный микропроцессор,
если на вход подать SHA в той форме где он дан в виде оптимизированного алгоритма с константами.

ничего общего с тем, что написано выше процесс проектирования алгоритмов для FPGA НЕ ИМЕЕТ!

И, кстати, я не "...думаю, что компилятор сам...", я знаю и пользуюсь тем, что делает компилятор. Думаете и предполагаете здесь только вы.

[tvv]

Считать других разработчиков "идиотами" - большая ошибка. Особенно если не знать, что имено они сделали, как и почему. Не говоря уже о том, что они успешно продают свои продукты.

нуиче?  

Интел вон своего x86 уродца тоже продает, и вполне успешно - кремний все стерпит...

2  КПД использования кремния(элементов) у ASIC во много раз выше, чем у FPGA. 
  Так что подозреваю что первые асики будут по технологии не лучше 180 нм, а то и хуже.

Первые биткойновые асики были на 350 нм.
[/quote]

ну и что получилось на 350 нм, какие параметры?

Новые я так понимаю будут не лучше 180 нм?

Vladimir
PS  а знаешь что хреново?  То что китайцы когда получат код проекта на производстве заказанной ограниченной партии
врядли остановяться - а это поднимет сложность до небес и больших прибылей на этом не успеть заработать...
(за fpga хоть и приходиться переплачивать, но с другой стороны высокая цена ограничивает и тираж)

PPS  интересно бы сравнить технологии, размеры кристаллов и эффективность использования кремния в fpga и asic.
Поди fpga по крутой технологии экв асику в 1 мкм?   По кр мере в fpga размер ячеек на 1 полезный элемент как бы даже не больше...
(разве что частоты будут немного выше за счет меньшего размера элементов)

[DeepBit]

Интел вон своего x86 уродца тоже продает, и вполне успешно - кремний все стерпит...

Ну х86 - это отличная архитектура, чего уж там.

Новые я так понимаю будут не лучше 180 нм?

На 180 нм будет разве что только проект у openbitasic, у всех остальных тоньше. Я знаю как минимум один перспективный проект на 110 нм, два проекта на 90 нм и БФЛ, у которых будет как минимум 90, иначе их анонс невыполним.