Нормальная радиолюбительская конструкция)))
У меня первая примерно такая-же была, только чипы соединял проводками в лаковой изоляции (на всякий случай от КЗ)
t309 - отличный выход из положения, но навесной монтаж не показывают всем))) закидают......

Да, это и от меня помидор))))
большой шанс ушатать чипы,
а проводки в лаке можно выдернуть из китайских наушников (лак на концах легко слазит при лужении)))

Это нормально, майнер ждёт подключения чипа по шине SPI.

cscape, intron, ..
You use LPC1758FBD80? you can lay out a source code,... example?

Пацаны, в этой теме, пост #77 - t309 привёл-полезный копипаст
там про инструкции для того, чтобы объединить в цепочку чипы в коде, по-разрядном уровне, кто точно переведёт?

t309 от кого инфа? Bitfury? надо по русски эту инфу... плизз))))
..................вольный перевод:

arlumba - как успехи? GND под чипом можно сверлом на 4,5..5мм просвелить и залудить (припаять) на нижний слой земли, толстый-земля это важно, затем скорость хэширования посмотри...

Динамику тока при перезапуске можно отследить Амперметром, а провода потолще возьмите (или скрутите по 3-5 одномилиметровых в один и запаяйте их в разных местах VDD фольги и GND)
! GND только по верху выходит из под чипа, или под чипом во второй слой есть толстый контакт? (тоже влияет на ток, и на Гх/с ))

Теряете на проводах 0,45вольт... Если ток померяете можно вычислить сопротивление проводов R=U/I

Нареканий нет, единственное - зафильтруй шину IOREF, и заземли затворы шин СМ (ЭМ наводки на затворы, мои грабли)))
...цоколёвку не с нуля начинай, будет путанница - ключ рисуют на первом выводе всего 48 пинов + GND (можно GND как нулевой пин)))

и вопрос - для чего рассеиваешь клоки (CLK) на килоомах (1k)?

Про привязку сигналов знаю, а вот про IOREF не понял, откуда чипы считаете сверху как я вижу? Если снизу то получается IOREF=IOVDD=VDD/2го чипа
Про прецизионную чепочку резисторов была мысль, но предполагал её на цепях СМ, не знал про IOREF (эх нужно было ранше пытать))))

Ладно, пока я один чип (вроде нижний выпаивал.прозванивал... завтра посмотрю может другие выжили))) думаю если цепи CM на утечке то возможно чип на парралельном питании пойдёт... буду добивать)))
Я понял..., но "просто" - это когда нутро пластин знаешь))) и выводы сам составлял...
Вот теперь я каждый пин получается изучил))

А про гирлянду из резисторов хорошо, но резисторы нестабильный радиоэлемент... может на диодах в прямом включении последователно ( + )--l>l--,--l>l--,--l>l--,--l>l--,--l>l--,--l>l--( - )  ?
Большинство с падением 0,6v... а например диод - LRB751V-40T1, при прямом токе около 12мА на диоде падает требуемое напряжение 0,5В и от температуры почти не зависит.

Привет Bitfury! )))
Тут батарейки получаются или без минуса VDD, IOVDD, или трёхконтактные))) VDD, IOVDD, GND...
...относительно чего мерять сигналы 1и0 импулсы привязанны к какому нулю? Можно верхний GND занулить (посадить на минус питания) по току стерпит а остальные бланки каждого чипа...
По напряжению сигналов, бланк нуля ближе к GND верхнего чипа, но немного приподнята на верхнем чипе. На нижнем входы-выходы вообще улетят вверх (как догадался naima53) но даже не в выходных сигналах дело (их можно опустить до земли и раскачать усилителем)) дело в цепочке (ну и конечно в SPI между чипами)))
схему-то мы рисовали но я не рисовал провод земли так как обычно она общая)) если верхний GND на VDD-нижнего, то привязку нужно делать в разрыв кадой SPI? и нижний GND куда девать... как общий для SPI?.................
Короче, неувязка гдето... я был уверен что нарисовал схему правильно по вашему разъяснению.. но так неработает
даже если последний (верхний) gnd это минус, а все предидущие это vdd снизу ((( подскажите где косяк?

Или я незащищённые затворы пробил... тогда вот схема для убийства цепи CM (это аббревиатура current mirror?)

Про питание от 0.58 V одного чипа по CMQ питанию понятно, как GND в цепочке питания отвязать?
Ведь питающая цепь GND привязана к каждому чипу, а если связка больше двух чипов по питанию... первый чип в цепи получит на VDD напряжение выше 0.9v относительно GND и откроется диод....

Например линейка из девяти-десяти чипов питается от 5v, 5v приходят на VDD первого чипа относительно GND
Я верю что токовый стабилизатор работает но я не про CMQ-питание а про запитку первого чипа в линейке по VDD-GND

Приветствую на добром слове) на PL2303 + ATMEGA? Интересная связка, а на FTDI не проще?

Документации по чипу нет ещё, характеристики ещё не совсем известны, можете пример глянуть выше по ссылке ZPK (VDD=0,8v)
Если вы про размеры 7х7мм, шаг выводов 0,5мм корпус QFN48 распиновка в начале темы...

От тема разрослась)) или я тут давно небыл...

Попробую реабилитировать тестеров
Иван скорее заказчик чипов... и продаёт свой заказ (фотку найти не проблема) - врядли это тестер.
Насколько я помню при личном разговоре с Тимуром, он перед выдачей тестовых чипов намекнул что у меня заказано устройство.
Я так понимаю что чипы давались тестерам с предварительным заказом устройства... Так чего переживать-то за Ивана? Он не получит устройство если не отдаст чипы. Или я чтото упустил? что чипы выдавались под честное слово всем?
Думаю Метабанк ребята не глупые и подстраховались на этот счёт!

Кстати кто знает есть ссылка на качественную фотку от Ивана? Я сомневаюсь что это чипы bitfury (вроде по 7 не давали), я вижу там корпуса QFN48 и только один с маркировкой. Кто знает когда срок окончания аукциона, думаю это закупщик, хотя... цена очень заманчивая))) Так и хоца купить)))

Да, плюс ещё плата контролера SPI, и если это отдельно от компа ещё блок питания на 12в
Хотя думаю ещё будет вариант платы.. с контролером и разьёмом MOLEX ))

Спасибо! Ты настоящий друг))) А для связки почему не пойдёт?

IOREF на шине VDD-0.9в, IOVDD-1,8в от OKR-T/3
INCLK выведен внизу справа, над ним видна площадка GND - пока можно паять к ней)))
POL питание D12F200A можно заказать в интернете. - более мощную не стоит, большее количество чипов питающихся от одного источника - потребует третьего слоя платы что в наших условиях проблематично найти. Хотя если придерживатся 2....2.7GH/sec ток 2А можно от неё и побольше линейку питать ))) она на 40Ампер - но лучше иметь запас по амперажу, вдруг чипы с какой-то новой прошивкой начнут жрать по 6Ампер и выдавать по 7...9GH/sec каждый....

OKR-T/3 можно найти в Москве, или заказать в инете тож.., IOVDD с небольшим током - ей можно питать большее количество чипов, например последующие модули можно питать от второй площадки представленного модуля, и не ставить на последующие модули OKR-T/3

Удачи! ))))

Эта плата не будет, широкая шина под VDD чипа и есть ёмкость на второй слой GND по ВЧ
В крайнем случае керамику стоя, как забор вокруг чипа на VDD и крышку GND на забор...
Кстати есть керамика по 2-шт, и модуль POL вблизи и разводка шин позволит гасить ВЧ )))

Информирую, схема подключения питания чипов в последовательную линейку - не жива..
и вот почему: - питание одного звена (чипа) осуществляется VDD->GND и то что я рисовал на схеме "землю" внутри чипа сбило меня с толку ))) Вернее схема питания имеет право жить если "земли" чипов будут развязаны - получиться слаботочная цепочка из чипов НЕ выполняющих свою функцию, но зато делящих питание "по братски". Вообщем если в схеме цепочки (которую я рисовал ранее - по CMQ, CMPLUS, CMMINUS) добавить каждому чипу вывод GND и соединить их - то сразу понятно что первый чип не выдержит такой наглости (3,3v) - так как он нежелает питания выше 0,9v
И следующие чипы не получат от IOVDD (вернее от схемы стабильного тока на токовом зеркале) ничего... потому что не успеют ))))

Обьясню проще... Так-как GND это полюбому минус питания первого чипа (и последующих)), то идея питания цепочкой непройдёт!
Почему? Потому - смотрите пункт 3 FAQ из первого поста ))))

Чипы я не убил, помешала работа, сегодня - возможно перегрел один чип когда паял конденсаторы непосредственно на пузе GND

Старые варианты плат отмёл, нарисовал с проводниками по возможности широкими. Выкладываю свой вариант платы.

1. Плата на 6-чипов, все соединения на одном слое, второй (нижний слой) GND - для крепления радиатора от чипсета или дешёвой видюхи
2. Обвешивать чип множеством кондёрчиков не стану, шины VDD достаточно широкие их удержат танталы на 800-1000мкФ и стабилизатор D12F200A расположенный слева - там где вертикальный ряд контактных площадок (измерительный вывод POL потяну к дальнему (нижний правый) чипу для стабилизации.
3. Второй преобразователь расположенный справа вверху OKR-T/3-W12 обеспечит питанием 1v8 не только эту плату но и другие ))))
4. Транзистор Level shifter BSS138 (я взял аналог с Nokia N73)) следующие модули в чепочке на материнке можно ставит без элементов Level shifter
5. Внизу контактные площадки под пайку на "материнку" с контролером (всатвлять в пропил платы и паять, никаких разьёмов!) или проводами на RasPi (что я и сделаю в отсутствии контролера и дополнительных плат на шесть чипов))).
6. ))) Так-как основная работа мешает изготовлению устройства, рассмотрю предложения от Метабанк или заинтересованных лиц с чипами - о сборке и выпуске модулей и готовых устройств))) обешаю трудиться дни и ночи, так-как эта работа интересная но пока не оплачиваемая )))

Хотелось чтобы линейки по SPI не были такими длинными, поэтому и спрашивал программеров о возможности 4х канального SPI контролера...
Для Метабанк или тех кто захочет заказать производство этих модулей, могу выслать файлы в PCAD, Gerber или другие форматы для заказа на фабрику.

P.S: В личку о продаже чипов не пишите! Чипы не мои, взял на прокат у Тимура...

С поправками разработчика? Счас сделаем, вернее начну...

Хорошая идея...  ФАК про чип? Боюсь у меня сейчас больше вопросов чем ответов, но попробую (да простит меня Bitfury)))

Как спойлер делать в сообщении?