если дизайн чипа основан на 65нм UMC почему не отдать чип на тестирование в UMC. они имеют такой сервис и дают 1st silicon debug в 2 недели. Для чего разводить эту кружковщину и публичное тестирование. Я не спец, но у меня есть заказ на 10 минеров и я закажу 100 еще если из этого что то выйдет. Все эти распайки на колене совершенно не нужны в публичном форуме, так как дискредитируют публично сам проект. Вы можете хоть на сапоге там паять, людям кто вложил в проект нужен профессиональный отчет, а не споры на 10 биткоинов.
Хотел сначала развернутый ответ дать. В итоге обрезал - без описания некоторых ноу-хау не получится объяснить в чем проблема с тестом на фабрике. Ноу-хау из области как мы на 55 нм (это 0.9 отмасштабированные 65 нм) получаем характеристики такие, которые думают люди что там в принципе получить невозможно :-) А это как раз нам и очень интересно - потому как если все работает - то мы получаем путь к тем-же 28нм и гарантию очень малой вероятности, что кто-то еще этот путь повторит, даже имея преимущество финансовое... 9 женщин за 1 месяц не родит. Потому как собрать дизайн в тулзах сделают практически все желающие к концу года, но проект не имеет смысла, если нет такого преимущества. Причем даже если не получаем работающий дизайн сразу, ибо риски таки есть - отладим и таки получим - это возможность на ГОДЫ быть основным поставщиком чипов под майнинг, и такие возможности на дороге не валяются. Для тех кто вложил и в электронике не очень - отчеты какие-либо не важны вообще, это скорее нам важны. Для покупателей продукции важно чтобы продукция была в рамках указанных спецификаций и надежно работала, как это обеспечить - уже наша забота. Вот после тестов (причем не этих первых чипов, а наших 400 TH/s инженерной партии - на _реальном майнинге_ в течении месяца хотя-бы и статистикой отказов), и нашей интерпретации результатов тестов, мы скажем компетентно - что именно, да/нет, какие сроки, причем с 99% вероятностью просто скорректируем дизайн железа под первоначальную спецификацию - по сути там отличаться только количество чипов может и исполнение обвязки. Так что если все с первого раза пройдет норм - волноваться вообще особо нечего. Плюс для промоушина проекта 400 TH/s незаметить будет очень трудно невооруженным взглядом, а это как раз и есть лучшая демонстрация, что все хорошо с железом, и путь к строительству много-петахешового хешрейта сети к концу года открыт. А то что мы тут пишем - останется в истории "for fun" - как это все начиналось в гараже и на колене, вместе с успехами первых тестеров и так далее :-) мне такие истории лично нравятся, романтика что-ли :-)))) значительно больше нравятся, чем когда какие-то люди с заумные вые*оном рассказывают какие у них самые распи*дастые технологии  |
|
|
|
|
Good that you designed asics. Well in prior publications (prior to 2011) I haven't seen that such balancing was well covered. There's really MANY solutions like that, basically I have explored likely most if not all of them. These have different implications depending on underlying cell implementation... But - is it really something that would be published ? For me it seemed like good r&d job that anyone who would like to produce optimized algorithm should pass. And it was surprising that many developers actually ignored such optimizations. I remember that I got to them much much earlier than say I understood underlying low-level structure of spartan fpga. So not looks like something impossible complex. Especially for those who pretend to be experts.
|
|
|
|
Well. That 36% speedup is likely "old" trick of balancing delay between EFGH and ABCD pipelines... I consider this as an old trick that everybody knows now :-) So nothing new and unusual.... I think today this is public domain and well-understood technique at least of those who deal with miners :-) Avalon has it for example. Very important feature. There exists several ways to balance depending on performance of underlying cells, but idea is the same. BFL by the way seems not to implement it in their FPGA products that I suspected about 1.5 years ago when tried to benchmark my code with quartus estimations. There can be actually some invariant transformations of pipeline that however produce different timing balance. Best of course when you get equal delays. Look carefully code below, it is what I actually use in last design. You should see extra subtraction for example. It may seem like unnecessary operation, but it helps to balance delays and get overall better performance. Trick like that existed already in my earliest bitstreams in end of 2011 So now there's more tricks but they are not related with logic models, but layout issues. To sum up - if they claim they use such balancing - means that they worked really well and aware of details, unlike BFL did, good sign. I think they could disclose now more :-))) always @(posedge clk) begin
/* Compute round expander values */
w0 <= w1; w1 <= w2; w2 <= w3; w3 <= w4; w4 <= w5; w5 <= w6; w6 <= w7; w7 <= w8; w8 <= w9; w9 <= w10; w10 <= w11; w11 <= w12; w12 <= w13; w13 <= w14; w14 <= w15;
if (s[0]) w15 <= `REV(win); else w15 <= w0 + `S0(w1) + w9 + `S1(w14);
/* Compute HGFE */
hr <= gr; gr <= fr; fr <= er;
if (s[2]) er <= `REV(el); else er <= `E1(er) + `CH(er, fr, gr) + agwk;
/* Compute ABCD */
dr <= cr; cr <= br; br <= ar;
if (s[4]) ar <= `REV(al); else ar <= `E0(ar) + `MAJ(ar, br, cr) + ds;
/* PREPARE */
kr <= `REV(k);
ds <= er - cr;
agwk <= w15 + ar + gr + kr;
end
|
|
|
|
BitFury (fpga) v.2   Приятно посмотреть :-) Аж прослезился :-) Знали-бы вы сколько усилий стоило это зделать... эхх :-) |
|
|
|
Со сливом и количеством монет - понятно. Теперь пойдем с другой стороны. Пример скажем так из общепринятой экономики. Тот или иной продукт на рынке, включая банально деньги, на рынке стоит ровно столько, за сколько его готовы купить. То есть у продукта подразумевается некая целевая аудитория, которой данный продукт интересен. Интересен он может быть в случаях, когда эта самая целевая аудитория этот продукт употребляет в своей жизнедеятельности, будь то хлеб, топливо, украшения, услуги, транспорт и т.п. Есть и еще один тип "продукта" - сбережения, то есть, некая форма "консервирования" активов (валюта/золото/недвижимость/звезды на небе). С точки зрения "продукта и целевой аудитории" - биткойн пустышка, и даже не фантик, в производстве и жизнедеятельности человека - его никак не употребить. Про мировую экономику и единую валюту - умолчим, до этого пока как до луны, да и не дадут битке зайти так далеко, грохнут гокс и гудбай битка. С точки зрения сбережений - да, битку использовать можно, и возможно даже с неплохим профитом (как впрочем и убытком). Подведя символический итог - кто и зачем покупает биткойн  ? (про "добывает" - понятно). На мой взгляд спрос на биткоин связан прежде всего с тем что за последние лет 13 активно убивают другие виды денег. Грубо 13 лет назад мне чтобы получить анонимный счет - достаточно было поехать в швейцарию и открыть счет с именем Vasya Pupkin и я мог туда получать переводы. При этом банки были уважаемые организации и вариантов что завтра у меня по каким-то причинам мои деньги на счету перестанут быть моими просто не было (если не учитывать конечно что уважаемая ФРС потихоньку долларовые сбережения обесценивала - но опять-же ПОТИХОНЬКУ И НЕЗАМЕТНО в горизонте 3-4 года). Или с теми-же счетами в СНГ - все было нааамного проще.... Что имеем сейчас - ваши деньги на счетах уже не совсем ваши. Сберегательная функция - сегодня может быть масса поводов по которому вы ими не сможете воспользоваться - для ЕС например - захворала система и отконвертировала ваши сбережения >100k EUR в неликвидные акции банка - они там такое обдумывают принять в системе законодательства.... Платежи - те-же кредитные карты - до сих пор проблема кардеров нерешенная - причем издержки кардеров просто перекладываются на плечи магазинов и пользователей и СОДЕРЖАТСЯ В ЦЕНЕ НА ТОВАРЫ, причем задайте себе вопрос - в биткоине кардерства нет архитектурой системы - что - неужели могущественные Виза и Мастеркард не могли эту проблему побороть... За столько-то лет... Далее - переводы и всевозможные регулирования - куча банальных рисков - когда грубо 13 лет назад вам бы и в голову не пришло что за какие-то банальные личные платежи вы можете получить уголовное преследование за отмывание денег например. Ну и конечно-же то-же размывание стоимости денег эмиссионными центрами (аля ФРС для доллара). Вот все что указал выше - размывает у людей ассоциацию деньги на счете в банке или наличные деньги (потому как ЛИМИТИРУЮТСЯ ЗАКОНОДАТЕЛЬНО ПОКУПКИ ЗА НАЛ) - и ТОВАРЫ которые за эти деньги люди могут купить. Без этой мысленной ассоциации - деньги - это не деньги - это цифры на счетах, красивые бумажки.... И деньги сегодня все ближе становятся бумажками, а не-деньги - такие вообще абстракции как биткоин - становятся деньгами... Это-же создает спрос на ЗАМЕНУ деньгам. Вот биткоин грубо - это рынок пробует - а подходит-ли биткоин как замена деньгам или не подходит... Экзамен своеобразный исторический... Потому как циферки-то и фантики любые могут быть - главное чтобы свойства которые людям нужны от денег выполнялись. Вот и будут пробовать долго - финансовые системы быстро не поднимаются - или погибают если биткоин проверку не выдержит, будет повод осознать ошибки и сделать что-то лучше (кстати тут, дерзайте, но только вот не говнофорками - у них нет шансов - спрос на АЛЬТЕРНАТИВУ есть огромный). Однако сейчас у биткоина по многим параметрам одни плюсы по сравнению с тем куда доразвивалась "развитая" банковская система, начиная от механизма эмиссии биткоинов и продолжая его динамикой. Основной вывод важный от биткоинов - людям - даже с благими намерениями опасно доверять регулирование вопроса денег - человеческий фактор лучше убирать, просто НИВА для злоупотреблений всевозможных, сегодня злоупотребления доразвивались видимо до некоторой критической исторической точки... Если еще продолжится к примеру борьба с оффшорами и кипр был просто стартом - мы увидим массовое движение в те-же криптовалюты... И вовсе не потому что они такие хорошие... А просто потому что они намного лучше чем извращенный банкинг 21-го века, где ваши деньги уже давно не ваши ;-) Люди у которых были сбережения на кипре это уже хорошо понимают на своей шкуре... Всего-лишь мнение... ;-) |
|
|
|
Сейчас попытаемся в Голландии подобрать https://i.imgur.com/K30DoxD.jpg вот эту платку, и попробовать уже у меня запустить. Думаю к понедельнику будет известно больше. Платки на вид не ахти (в смысле ожидаемые характеристики) - но как раз будет возможность ИЗМЕРЯТЬ. что там с резонансами и индуктивностями паразитными. Привет всем! Вижу чип наколенным монтажом не пошёл... ну, это было немного фантастично, если честно.  Ну что делать - отдали чипы в 6 вечера в Каошунге по Тайпею, и оставалось часов 12 до окончания спора, надо-же было попробовать спор взять, подготовились плохо, но была надежда на мега-спеца там.... Но вот как-то не пошло, не пошло... Эхх... жаль... Вместо того чтобы сделать dead-bug который-бы пошел на мой взгляд лучше, сделали на макетной плате под QFP - к примеру запаять туда bypass нормально было некуда. (для критиков dead-bug - СВЧ-цепи например при наличии оборудования и ебле по настройке возможно таки строить таким способом). Я просто по телефону услышал что нашли макетку СПЕЦИАЛЬНО под QFN48 :-) с байпассами типа - обрадовался а оказалось что то макетка под QFP-корпуса, они просверлили дырку снизу подпаяли пад, корпус стал нормально - но байпасс-кондеры ставить некуда. Короче говоря потестим, Нико отойдет, может сделает фотоотчет... по первому тесту... может не сделает... Лучше бы осцилографом посмотреть почему холостой ток - так геометрически растёт от напряжения... или из-за нелинейного смещения на затворах по DC, или генерация "шунта" с 0.76v началась, или... В любом случае спасибо отважным "камикадзе" пытавшимся сделать невозможное - из подручных железок.
Там две причины роста - первая причина - транзисторы low-vth СИЛЬНО текут и зависимость там не линейная, вторая для защиты от перенапряжения включены последовательно два диода по прямому VDD -> GND направлению. Это для цепочек. Исключить переходные процессы которые могут убить чип жестко. Чтобы было понятно насколько СИЛЬНО текут - у закрытого перехода сопротивление в 20 раз больше чем у открытого может быть на номинальном напряжении. Но - зато такие транзисторы очень эффективные когда высокий toggle rate системы. Естественно для std.cell библиотек таких нет - потому как не любая ячейка вообще будет работать устойчиво. Соответственно тоже там есть интересные соотношения токов утечек в зависимости от напряжений - меньше напряжение - значительно меньше текут. Поэтому мне и очень интересно увидеть характеристику W/Gh/s (V) и Gh/s max (V) - это главная характеристика думаю и скажет очень многое о потрохах чипа. Думаю чип если заработает, то при строгих тех.условиях... Если бы на платке с вырезанными дорожками, без фильтрации по питанию - микросхема заработала-бы без внешнего клока - то на короткое время, потомучто внутренний клок сорвался бы изза импеданса питания по частоте (срыв колебаний от "переменногоо" питания)
Хуже она могла с пары десятков тычек клока просто выключаться и сбрасываться :-) А без хорошего скопа этого даже видно не будет. Впрочем даже УНЧ собранные "на коленке" бывает уходят на возбуждение. Вообщем.. будем пытать ответы от разосланных чипов (уж чего, а пытать у нас умеют ))) На коленке и без измерительной аппаратуры и без хорошего понимания что делаешь весьма трудно. Оно и так трудно, а на коленке - вдвойне. Поэтому предостерегаю от повторения подобных наскоков. |
|
|
|
|
Ну надо Нико еще поддержать. Он там долго не спал, всячески они старались... Но получилось уж слишком наколенно :-(
Адреса отправил ему, он собирался разослать, надеюсь до отбоя разошлет, хотя настроение конечно отвратительное. Тимуру уйдет 50 чипов, поэтому кому надо раздаст, а если на украину не доедут (у нас тут страна чудес - все что угодно произойти может - мыши их там могут по дороге попортить к примеру :-))) - дошлет..
Это кстати намек - не делайте уж слишком на колене - потом будет не понятно почему не едут лыжи. Пока чип не известный - еще не известно что от него ждать - в той-же последовательности включения питаний и так далее.
Пока точно известно только одно - что короткого по VDD->GND нет, и IOVDD->GND тоже. До программирования клока мы увы еще не добрались.
Насчет того что чипы у автора - думаю по-другому будет трудно - т.к. не-автору надо вникнуть, оно хоть простое как двери, но возможно это только мое авторское мнение, что оно такое... А работать удаленно получилось все-же отвратно.
|
|
|
|
|
We'll start sending chip to locations. About bitbet - it seems that we do not meet time so resolution should be closed to No because timing was not met. I however would anyway compensate Yes if chip will work as it is our fault of being not in time and people actually were waiting for this to be tested earlier.
|
|
|
|
|
Так-с - с наскока освоить не получилось. Готовлю список на рассылку - сейчас разошлем. Но поскольку чипов было меньше чем ожидалось - всего 217 шт - то и разошлем меньше.
|
|
|
|
ждать добавления новых фото в этом блоге?
Думаю да - программа ща запустить внутренний клок, дать счет, потом на какой-нибудь акк на какой-нибудь пул выплюнем что получилось :-))) И довольные отвалимся спать.... Или расстроимся |
|
|
|
|
Power consumption feeding it with different voltages (unprogrammed and no clock).
[14.06.13, 20:19:00] Niko: 0.5V = 0.03A
[14.06.13, 20:21:14] Niko: 0.55V = 0.04A
[14.06.13, 20:21:38] Niko: 0.597V = 0.06A
[14.06.13, 20:22:14] Niko: 0.698V = 0.11A
[14.06.13, 20:22:29] Niko: 0.75V = 0.15A
[14.06.13, 20:22:51] Niko: 0.79V = 0.19A
[14.06.13, 20:21:56] Niko: 0.65V = 0.08A
[14.06.13, 20:23:16] Niko: 0.85V = 0.29A
[14.06.13, 20:23:35] Niko: 0.9V = 0.40A
[14.06.13, 20:25:11] Niko: 0.95V = 0.60A..
Now we'll do most important, we'll try to see clock, then we'll try to hash on 0.6 V... I think 1 W / GH/s is easy target for us, very easy :-) Do you see relationship in unprogrammed state ? ;-) So if it computes correctly - then it will beat power limit definitely :-)
Bitbet left only 6 hours as I write this. If chip will work but bitbet would reject proof - those who put bet on YES I'll pay myself. If we'll make however test earlier than 6 hours - but bitbet would reject proof - that's their reputation issue and not ours. As actually we have no fears, this result will be re-verified multiple times and overall costs involved are MUCH higher than those bet value :-) So no sense to lie just to win bet :-))) Already flight to Taiwan and organizing test had quite significant costs :-))))
|
|
|
|
https://bittiraha.fi/content/matka-alkaaВот на финском часть :-) А вот потребление на холостом ходу - так что мультиметром выглядит как короткое замыкание - мы очканули сначала: [14.06.13, 20:19:00] Niko: 0.5V = 0.03A [14.06.13, 20:21:14] Niko: 0.55V = 0.04A [14.06.13, 20:21:38] Niko: 0.597V = 0.06A [14.06.13, 20:22:14] Niko: 0.698V = 0.11A [14.06.13, 20:22:29] Niko: 0.75V = 0.15A [14.06.13, 20:22:51] Niko: 0.79V = 0.19A [14.06.13, 20:21:56] Niko: 0.65V = 0.08A [14.06.13, 20:23:16] Niko: 0.85V = 0.29A [14.06.13, 20:23:35] Niko: 0.9V = 0.40A [14.06.13, 20:25:11] Niko: 0.95V = 0.60A.. Сейчас бум пробовать самое главное - сначала увидим клок, потом попробуем что-то захешить на 0.6 V.... думаю 1 W / GH/s снять получится легко. Видите зависимость ? ;-) На битбете осталось 6 часов. Если чип заработает а bitbet доказательство не примет - тем кто ставил на YES выплачу лично. А если сделаем раньше чем за 6 часов доказательство тем-же видео а bitbet не примет - это на их совести.
|
|
|
|
Quick & dirty level shifting using discrete components: https://mega.co.nz/#!7dk3VABY!CUQ27A_bGJLL6O6KfWhnRw9rXsEPJfnm54GGeVI9aMY |
|
|
|
Так - первое что хочу сказать - вот код первоначальный для работы с SPI с RASPI: https://mega.co.nz/#!TJNXlCSB!evrBaGz9SNxHW4GLdFDokh2qG8BAgrBCBVRWIST8X0w По поводу спора не знаю - сегодня отказались от тестирования, или сегодня вечером отдадут или завтра днем по Тайбэю чипы. Можем конечно не успеть, можем успеть. Но разослать думаю точно успеем... Если не успеем завести - ну и хрен с ним с этим спором, надеюсь что хоть чипы отдадут, а то могут ведь и не отдать, они такие блин. Насчет очкований по срокам - они беспочвенны абсолютно - если чип будет рабочий то будут и сроки четкие, если придется отлаживать, то будет все несколько сложнее - респин + еще неизвестное количество времени на отладку (предположительно месяц, но это так-же как мы чипы 30 мая должны были получить...). Если тестировать один чип, я соберу его на радиаторе навесным монтажом (выгода - изменение монтажа по ходу теста) поэтому паразитными емкостями можно пренебречь.
Паразитными индуктивностями, если 0402 аккуратно втулить сразу между падом земли и питанием. Фильтра из резисторов не получиться )) их используют как аттенюаторы в ВЧ цепях (например в выходных GSM-каскадах, а это 900-1800МГц)
фильтр НЧ получиться если делить конденсаторами - например последовательный кондёр большей ёмкости, а фильтрующий (на GND) маленький
Согласен с Вами что входная ёмкость INCLK зависит от частоты внешнего CLK - предположительно есть генератор 128МГц, 5 pF практически не шунтирует её (хотя ёмкость великовата для пинов корпуса, скорее она на пластинах ядра набегает)
Пины корпуса ~2 pF, плюс еще пластинки. Если будет хороший делитель из резисторов - все ок. Просто это надо на номиналы смотреть, на проходные емкости резисторов тех-же. Скажем делитель пополам на резисторах одного типа корпуса в ВЧ может работать совсем по другим причинам - из-за паразитных емкостей и правильного монтажа. Входная емкость INCLK не сильно зависит от частоты (хотя зависит + еще и от размаха зависит - у полевиков С не постоянная величина), а вот входное сопротивление (импеданс) - уже сильно. И всётаки не даёт покоя вопрос, какое питание будет использоваться для устройства ASIC? Может регуляторы LDO ставить? Например LDO10C даст хорошие характеристики,, даже для разогнанного чипа на "быстрых транзисторах"
Ripple @ 5 - 20 Mhz : 20 mV Vin = 5 V, Vout = 2.5 V Transient response: 130 mV max. deviation 15 μs recov- ery to within regulation band Вот уж не знаю - возможно и не плохо, но я предпочел-бы отклик в 30 mV в худшем случае (step load 0% -> 100% -> 0%), хотя возможно на 4 A нагрузку будет лучше. Эксперимент покажет. P.S: и Вы обещали рассказать про пины CMMINUS, CMPLUS, CMQ
CMMINUS внутри чипа - подключен к СТОКУ и ЗАТВОРУ полевого транзистора M1 условно. ИСТОК подключен к GND. CMPLUS внутри чипа - подключен к СТОКУ транзистора M2, затвор транзистора M2 подключен к CMMINUS (затвор+сток M1), исток M2 к GND. Далее CMPLUS подключен к транзистору-усилителю M3 - к его затвору, ИСТОК M3 подключен к GND, а СТОК подключен к CMQ. Далее CMQ, который подключен к стоку M3, уходит на ЗАТВОРЫ распределенного по кристаллу транзистора M4, СТОК M4 подключен к VDD, а ИСТОК к GND. Далее - введем понятие "этот чип" - чип на который мы сейчас смотрим, "следующий чип" - чип на одно напряжение VDD выше чем "этот чип". Теперь - подключаем IOVDD к VDD "следующего чипа", подключаем CMMINUS через резистор R1 к VDD этого чипа, подключаем CMPLUS через резистор R2 к VDD следующего чипа, подключаем CMQ через R3 к VDD следующего чипа. Теперь - как это работает. Предположим мы хотим отрегулировать систему чтобы она делила напряжение между двумя чипами идеально. Пусть R2 = 2 * R1 и такое чтобы ток составил примерно 1-2 mA в обоих плечах токового зеркала образованного токовым зеркалом M1 и M2. Рассмотрим три варианта - если токи равны в плечах - то - величина напряжения на CMP сохраняется. Если ток в левом плече (транзистор M1, VDD/R1 стал больше IOVDD/R2) растет, то соответственно растет напряжение на затворах M1 и M2, напряжение на CMPLUS уменьшается, а ток в правом плече тоже растет. Аналогично если происходит наоборот VDD/R1 < IOVDD/R2 - напряжение CMPLUS увеличивается. Далее - когда CMPLUS уменьшается, то соответственно ток через IOVDD -> R3 -> CMQ -> M3 -> GND уменьшается, напряжение на CMQ увеличивается, и транзисторы M4 приоткрываются (пропускают большую долю тока через себя по пути VDD -> GND, выделяя тепло). Что приводит к уменьшению наряжения VDD на этом чипе. Аналогично - наоборот. В итоге - мы получаем что - независимо от того что чип считает - его поведение похоже с таким регулятором на обычный резистор - перекосы потребления логики компенсирует шунт внутри. Таким образом можно построить цепочку из N чипов, вверх (самый верхний элемент) - поставить резистор. Запитать цепочку N*0.8 V например, а верхним резистором фактически задать эталонную мощность тепловыделения каждым чипом. Дальше уже независимо от того на какой частоте работает каждый конкретный чип - цепочка будет проверять строго фиксированную мощность. Но - это так все в идеале - а в реале... Есть вариации в распределенном транзисторе, номиналы R2 != 2*R1 потому как есть смещения, динамика какая нужна - тоже не известна - R3 - можно в CMQ от 10 до 30 mA зарядить... Это влияет на динамику. Теоретически до 150 мГц должна качать. Есть еще резонансы. Как СВЧ-помехи гасить - тоже еще не ясно. Очень много НО и очень смелая затея, но если ее нормально отработать - то кроме чипов, хитрой платы и немножко пассива больше ничего не будет ;-) Соответственно к примеру преимуществ от сборки девайса в Китае по цене по сравнению к примеру со сборкой в России или сборкой в Канаде - не будет. Мне вот очень хочется минимизировать количество дорогих техасов в BOM'е :-) это конечно не для сегодняшнего момента - потому как по цене $18 / GH/s - техасы не сильно мешают, но вот в будущем, чтобы конечное устройство можно было реализовывать массово по цене себестоимости чипов у конкурентов и еще зарабатывать - это очень полезно и нужно сделать. И пусть даже траха завести это дело надежно и с нормальным КПД займет месяц или больше, зато можно соптимизировать с трубы кормления все элементы кроме самых необходимых Хотя будет печально если только этот регулятор и заработает )))) Кстати аналогичным способом я и говорил про линейные стабилизаторы - ибо скорость отклика можно при достаточно больших управляющих токах получать очччень внушительные. |
|
|
|
So I have finished v0.1 communication protocol with the chips :-) Designed for raspberry-pi. Use drivers.sh to modprobe specific modules before executing spitest. It can be used now to setup computations, test them or to fry chips by getting clocks to higher values.... https://mega.co.nz/#!TJNXlCSB!evrBaGz9SNxHW4GLdFDokh2qG8BAgrBCBVRWIST8X0w it is very simple now - only bones and almost no meat. |
|
|
|
Эксперимент с питанием 0,6в на нагрузку 0,1 ом прошёл успешно (все контакты нужно паять, даже клеммы от БП ))))
Пульсаций нет)) но оно понятно - постоянная нагрузка, это не ЧИП... пока с питанием завяжу (нет чипа)
Поищу тактовый генератор свыше 100МГц, лучше конечно физический чип нагрузить и посмотреть работает ли внутренний клок-генератор... но пока с чипами облом (bitfury написал в личку адрес, есть надежда)))
Хороший генератор проверенный в бою - SI5338A например. Насчет хорошего питания (снижения индуктивности) - вариант - использовать или шлейф или много витой пары и набрать нужное сечение. Так чтобы vdd и gnd давали суммарно небольшие петли. Ув. bitfury подскажи, я так понимаю размах ипульсов внешнего клока - должен быть 1,8V? Пятивольтовый генератор можно выход поделить 3ком+1ком - нужно знать входное сопротивление вывода INCLK... думаю больше мегома, но лучше спросить
Входное сопротивление НА КАКОЙ ЧАСТОТЕ ?! Входной импеданс..... - там-то оно в DC больше мегома - ну и что с того ? Там ведь еще емкость пина есть + емкости внутри (думаю около 5 pF будет) + паразитные емкости на плате + паразитные индуктивности. Делить тоже можно - с учетом того что я написал. Чтобы достаточный ток был... Делитель только может быть непростой - из резисторов и емкостей, чтобы он как делитель работал вместе со всеми паразитными цепями, а не как фильтр нижних частот работал (что скорее всего и выйдет если просто резисторы влепить). PS. Чипы мы так еще и не получили. А завтра там какой-то dragon boat festival. |
|
|
|
Схемку CMMINUS, CMPLUS, CMQ я выдам. Можно будет поиграться. В ней есть и интересные плюсы, потому как если грамотно умудриться удавить резонансы и шум между чипами - можно получить питание от 5V или 12V цепочки прямо например :-) ............... Насчет земли куда-то кроме как на пад - аналогично - лучше дать 35 проводников на VDD, чем дать их туда меньше. Обращаю внимание на то что ваербонд - 1.5 - 1.8 нГн - это ОЧЕНЬ БОЛЬШАЯ ИНДУКТИВНОСТЬ в данном случае. И земля на PAD и VDD на пины - по-моему наааамного лучше чем например прочередовать их на каком-нибудь power-QFP корпусе с 80 пинами (!). QFN48 вообще хорош потому как ваербонд короткий. еще-бы идеально было кондеры внутрь корпуса поставить... Но это хз. Пока-что выглядит как космос такой заказ - но - он-бы многие проблемы устранил в корне... for bitfuty: Питающие шины лучше припаять полосками перпендикулярно плате (типа так |"""""|"""""|"""""|"") получиться как заборчик вокруг чипа (можно даже накрыть крышкой такой огород, чтобы экранироваться от электромагнитного фона в компьютере)
Мне трудно ответить на этот вопрос - по опыту который у меня уже имеется - любые затеи лучше считать, как минимум руками (а это корректно и с учетом РЕАЛЬНОЙ геометрии трудно), а как лучше - с помощью софта аля Ansoft SIWAVE... Потому как две визуально очень похожие конфигурации могут давать совершенно различные результаты в зависимости к примеру от того-же расстояния между слоями и размером via. ..................... По источникам внимательно - иметь ввиду что задача - обеспечить _стабильное_ напряжение на дурного потребителя - я в англ. ветке кидал спектр как выглядит "идеальное" потребление тока. Реальное измерим как только будет что измерять. Думаю для испытания чипа стабилизация не так важна (например если чип нагружен расчётом и при увеличении тока напряжение упадёт с 0.9v до 0.6v что приведёт к уменьшению тока и снижению нагрузки) Для производства конечно нужен стабилизированный источник, но с современными ШИМ-микросхемами это не проблема. Последовательная индуктивность питающих шин может быть полезна L-гасит переменную составляющую (или наводки) по питанию. Но вот паразитная L сигнальных шин плохо сказывается на быстродействии. А про припаянные перпиндикулярные полоски шин это к теоретикам (вроде для уменьшения L и наводок на шину) Я в основном практик и знаю что такие шины применяют в быстрых цифровых каскадах... ...Прореживание сигнальных шин применяется не для облегчения ремонта (один хрен феном вся микросхема выпаивается) а для уменьшения влияния сигнальных шин друг на друга (часто прореживаются через GND) А схемку подключений к CMMINUS, CMPLUS, CMQ давайте... интересно, заинтриговали )))))) P.S: про использование SPI шин от Raspi код есть? и ещё вопрос - привязка SPI шин от Raspi к 1,8v сделать кодом осуществимо? 1. Насчет отсутствия стабилизации думаете В КОРНЕ неправильно - если величина помехи на VDD внутри чипа будет >100-150 mV он может вообще данные терять и будут ошибки (хотя статистически маловероятно, но - в SHA256 по шинам довольно много бит движется - достаточно хотя-бы по одному проводу поймать неправильный уровень). Плюс может пострадать стабильность клока и работы флип-флопов - опять-же будут теряться данные ==> большое количество ошибок ==> очень низкая скорость. Ну и плюс еще потребление как квадрат от напряжения идет... Что есть очень плохо. Почему - тоже объясню - в чипе много т.н. coupling capacitors - когда шина данных проходит рядом с тем-же питанием. Через эти паразитные емкости в случае резких колебаний на VDD/GND будут наводиться токи в проводники данных... И это может иметь крайне неприятные последствия для длинных проводников. При разработке-то учитывалось наоборот, что шина питания - это скорее экран, а не агрессор источник помех! Собственно для этого там и емкости внутренние размазаны и расчитаны. Единственное что пожалуй может спасти что L ваербонда будет как фильтр работать и колебания снаружи будут относительно медленными - но - мне трудно про это говорить, будет интересно посмотреть что получиться, считать такие "не целевые" методы эксплуатации нет ни времени ни желания. Чтобы еще было понятнее - что все таки посчитано - на 8 ядер spice-модель - около 150 MB файлик :-) это на ~440 тысяч транзисторов всего-то. В основном там паразитные емкости и резисторы. И это таки считалось, а потом писался дополнительный софт, который в узлах отслеживал пики и максимальные наводки. Причем повторно многократно считалось для разных статистических отклонений (corner-а процесса). Единственный минус что расчет очень много времени занимают и просчитать весь чип например вообще не хватит возможностей дождаться. Из регуляторов - например такой TPS56121 - подходит - плюс к нему надо грамотно расчитать компенсационную цепь. Плюс еще учесть паразитные компоненты монтажа конденсаторов питающих чип! Быть может если это не понятно как делать - взять LTSpice бесплатный, и подобрать контроллер от linear technology - у них модели довольно неплохие, и рассчитывать... По другому - оно с пол пинка работать нормально не будет - или вообще работать не будет или будет плохо работать. Если НЕ импульсный источник собирать - тогда СОБРАТЬ ЛИНЕЙНЫЙ ИСТОЧНИК с хорошей скоростью регулировки (фидбек)! Это проще. Ну будет КПД плохое, зато работать будет. И точно получится. Потом можно будет себя помучать и сделать нормальный импульсный. По поводу дизайна PCB под такие штуки - неплохая книга (с формулами в том числе): High-Speed Signal Propagation: Advanced Black Magic By Howard Johnson, Martin Graham 2. Насчет гашения - разберитесь сначала С ЧЕМ ИМЕЕТЕ ДЕЛО. Грубо модель чипа - конденсатор 50 nF и транзистор который с частотой 2*fclk замыкает через низкоомный резистор (или через сопротивление своего канала) VDD на GND. rise/fall time у этого транзистора 200-300 ps !!! ЗАДАЧА - получить на VDD пульсации хотя-бы в пределах 50 mV. С учетом паразитных компонентов снаружи. Было-бы просто очень хорошо чтобы было оборудование смотреть что получается, хотя те-же малые L и C измерять можно и наколенным способом создавая колебательные контуры и расчитывая от их естественных периодов колебаний, но это редкий гимор. 3. Насчет raspi - как раз занимаюсь - только получил SD-карты. 4. Через преобразователь уровня - или микрушкой или на транзисторах/резисторах. Частота не большая должно быть легко. 5. Насчет чередования GND и сигналов - я понял - тут не этот случай - сигналы низкочастотные и подразумевался полигон на небольшом расстоянии от цепи сигнальной (0.1 - 0.15 мм). Еще лучше диффпара - но - сигнальных частот тут высоких нет. 6. Я это пишу в частности еще для тех кто тешит себя иллюзией что мол включил и заработало. Если-бы это было так - я бы сейчас гарантированно утверждал что все заработает идеально и в параметрах. Если по ряду причин чип получится использовать легко "на колене" - то это фарт.... причем этот фарт лежит именно в электромагнитных свойствах шин раздачи питания в чипе - т.к. промоделировать их точно невозможно, а прикинуть вручную больше чем индуктивность между некоторыми точками худшими и ее активное сопротивление у меня не получилось. получился-ли фарт, или потребуются изменения слоя AL_RDL, или получился головняк будет известно после тестов. 7. 2 asion: камни через Тимура в Москве чуть-чуть, все вышеописанное тоже касается. |
|
|
|
Корпус QFN48 дешев и быстр, а вот загрузка на линиях большая и заказ очень маленький у нас.
Отдельную "разгонную" партию в BGA не планируете? Кондеры можно прямо на субстрате разместить, да и с Rjc там неплохо все. Я думаю что это только кратковременный выигрыш, а через полгода стоить это будет близко к себестоимости и в цене будет минимальное энергопотребление - и себестоимость у QFN'ов ниже чем у BGA. Поживем увидим конечно - но я думаю что к примеру чипы БФЛовские уже себя не выплатят - и это просто перевод кремния впустую. |
|
|
|
Насчет вопроса formatC - ответил в укр. ветке... И еще мне ответ FAN'а понравился - насчет того что складывается впечатление что заказчикам железа известно больше чем производителям Это круто конечно :-) Дороги CMMINUS, CMPLUS и CMQ в нашем случае заземляются (они для марсоходов и др. космического хлама)
Схемку CMMINUS, CMPLUS, CMQ я выдам. Можно будет поиграться. В ней есть и интересные плюсы, потому как если грамотно умудриться удавить резонансы и шум между чипами - можно получить питание от 5V или 12V цепочки прямо например :-) Корпус QFN48 один из распостранённых и поэтому дёшев и быстр в изготовлении (заводу не нужно перестраивать станок), а распиновку выводов bitfuty делал в первый раз и хорошо придумал с зеркалом сигнальных шин - остальное ему простительно...
По опыту ремонта, конечно сигнальные выводы лучше проредить через пустые пины, и землю не стоило сосредатачивать на одном "пузе"... но для нас сейчас главное чтобы удачно прошли испытания и отправили 1-ый батч на конвейр )))
У меня соображения были несколько другие - размещение ESD-защиты в чипе и шин питания для минимизации импеданса по цепям питания. И "прорежать" пины для удобства ремонта в ущерб характеристикам - ни ни. В итоге у меня по ТРЕМ сторонам чипа идет жирная шина питания. Это важно. И сетка в AL_RDL слое. Поэтому те-же CMMINUS, CMPLUS, CMQ перекинуть куда-либо еще - очень трудно - они там всю топологию поломают. Корпус QFN48 дешев и быстр, а вот загрузка на линиях большая и заказ очень маленький у нас. Насчет земли куда-то кроме как на пад - аналогично - лучше дать 35 проводников на VDD, чем дать их туда меньше. Обращаю внимание на то что ваербонд - 1.5 - 1.8 нГн - это ОЧЕНЬ БОЛЬШАЯ ИНДУКТИВНОСТЬ в данном случае. И земля на PAD и VDD на пины - по-моему наааамного лучше чем например прочередовать их на каком-нибудь power-QFP корпусе с 80 пинами (!). QFN48 вообще хорош потому как ваербонд короткий. еще-бы идеально было кондеры внутрь корпуса поставить... Но это хз. Пока-что выглядит как космос такой заказ - но - он-бы многие проблемы устранил в корне... for bitfuty: Питающие шины лучше припаять полосками перпендикулярно плате (типа так |"""""|"""""|"""""|"") получиться как заборчик вокруг чипа (можно даже накрыть крышкой такой огород, чтобы экранироваться от электромагнитного фона в компьютере)
Мне трудно ответить на этот вопрос - по опыту который у меня уже имеется - любые затеи лучше считать, как минимум руками (а это корректно и с учетом РЕАЛЬНОЙ геометрии трудно), а как лучше - с помощью софта аля Ansoft SIWAVE... Потому как две визуально очень похожие конфигурации могут давать совершенно различные результаты в зависимости к примеру от того-же расстояния между слоями и размером via. Если я получу чипы на тест - то чтобы сроки былии короче, монтаж выполню так:
- клею чипы спиной к радиатору в гирлянду паяю проводками питание и шины SPI,
- полоску жести шириной 5mm паяю к "пузам" QFN48, гну полоску так чтобы не мешала контактам и креплю между чипами к радиатору
- в настоящее время собираю преобразователь 5v => 1,8v + 0,5...0,9v (~10A)
- пока проблема с подключением и привязкой шины SPI (не хочу согласовывать через стабилитроны как сделали в английской ветке - они медленные (порог насыщения-ограничения у ZENNER-диода несколько мк.сек)) Попробую приобрести Raspberry Pi для этой цели (если кто сможет продать с пересылкой - буду благодарен)
По источникам внимательно - иметь ввиду что задача - обеспечить _стабильное_ напряжение на дурного потребителя - я в англ. ветке кидал спектр как выглядит "идеальное" потребление тока. Реальное измерим как только будет что измерять. |
|
|
|
|
Я отвечу и на вопрос Format.C^ и на ваш.
1. Вероятность есть, что получить девайс раньше, что позже - к примеру застрянут чипы на таможне в РФ, а тут не застрянут... Или с производством будут копканы - все в жизни бывает. Поймать "неделю" задержки в этом деле - элементарно, и регулярно одно и тоже, правда каждый раз по разным причинам.
2. Насчет батчей - аналогично - может так получиться, что между первой и второй промежуток не большой (в смысле не месяц к примеру, а две недели), и как раз пока за первой чаркой идет наладка производства то и вторая подоспеет.
Или наоборот - ввиду непреодолимых обстоятельств получился большой промежуток. Так что какая будет конкретно расчетная мощность сети и у кого - это вообще говоря точно посчитать невозможно. Но то что меньше 1 PH/s не будет - это железно, а может быть 3-4 PH/s, но не 10 PH/s - это примерно я так вижу. Но стратегически мы отметку 10 PH/s пройдем легко - так что думать что мы до нее к концу года не дойдем как-то сильно неправильно, сразу не дойдем, но позже - дойдем обязательно, перейдем и дальше пойдем.
3. Ну в крайнем случае (если будет не хватать) - одолжу у Лешека 30 TH/s дополнительно чтобы удовлетворить тут желающих :-) Так что немного железа на неньку хватит - все равно покупателей не так много, чтобы вопрос было невозможно решить.
|
|
|
|
|
Show Posts
