"Есть какие то новости для народа?"
Скоро будут...
"в телеграме про бенч писали. дальше думаю не пойдет"
Пока не факт. Не стоит раньше времени поднимать панику.
"Технология тестирования выглядит достаточно сомнительно, потому что вообще про какого-то сферического коня в вакууме"
Ну - это для тех, кто не в теме, типа нас с Вами. А специалисты знают что это такое - называется по-русски: статический временной анализ. Суть его заключается в том, что берется Verilog код заданного устройства и синтезируется в топографию (это та самая картинка, с которой потом будут делаться литографические пластины, с помощью которых в свою очередь изготавливаются готовые чипы). А уже готовая топография показывает - сколько места на кристалле займут транзисторы/затворы, сколько проводники. Так же можно вычислить длинны всех дорожек и рассчитать задержки на проводниках и на переключения транзисторов. Это в свою очередь позволят узнать точную цифру - за какое время будет срабатывать тот или иной конвейер. По самому длинному конвейеру вычисляется тактовая частота. А потом все просто - площадь всего кристалла делим на площадь ядра - получаем количество ядер, которое потом умножаем на частоту и получаем производительность.
На самом деле это тестирование делается не для того, чтобы мы узнали реальную производительность. Оно делается для того, чтобы топограф мог подкорректировать топографию в случае, если она не достигает заданных нами параметров. Ну, например, изменяется пространственная ориентация логики так, чтобы сократились проводники, или вставляются дополнительные буферы внутри самых длинных конвейеров и так далее. В общем - проводится оптимизация до тех пор, пока архитектура не начнет работать так, как нужно нам - заказчикам. Все это делается не на живом кристалле, а на симуляции и делается несколько раз, если результат будет не удовлетворительным.
Так как мы делаем сие впервые, то для нас самих эта информация была новостью. Мы сдавали код и думали, что нам дадут результаты производительности, а от нас потребовали наоборот - задать требования к производительности, к которым ОНИ должны приблизить топографию после синтеза, чтобы получить те цифры, которые мы зададим. Для этого мне пришлось разобраться с тем, как им все это посчитать и предоставить. Так как инфы не сильно много в открытых источниках, а все, что касается SDC как правило связано с ПЛИС, а не с СБИС, то пришлось добиваться консультации от специалистов из КПИ. К счастью нам пошли навстречу и помогли с пониманием этих вещей и порывшись в сети я нашел открытые данные, по которым можно сделать необходимые расчеты, чтобы написать им требуемый SDC.
Немного затянувшееся время связано отчасти с тем, что компания GUC работает на "отчепись" и никакие наши попытки привести их к нормальному бою ни к чему не привели. В результате пришлось все-таки выходить напрямую на TSMC. Удалось. TSMC нам сказали, что готовы работать с нами напрямую, но только после первого успешного заказа, а первый заказ нужно сделать через одну из их компаний-партнеров. Список был предоставлен, в нем 7 компаний. Начав обзванивать эти компании мы получили ответ, что они все до 2 января не работают - у них праздники. Так что ждем завтрашнего дня и после этого начинаем искать новых партнеров, которые будут более адекватно относиться к нашему заказу.
Так же немного времени потерял на болезнь, еще до конца не вычухался, но уже потихоньку начинаю возвращаться в рабочее русло.
С другой стороны за это время пришло еще пару идей по оптимизации кода, так что он стал на 4-5% компактнее. И вообще, в этом всем процессе набираешься опыта и это мне даже само по себе нравится.
Ну, в общем, особо долго расписывать суть дела не буду, тема такая, что от сотрудничества с GUC мы отказались и будем теперь обзванивать все компании и выбирать ту с которой... хотя, на самом деле, выбор будем делать не мы, а скорее наши инвесторы, тем более что они изначально с GUC не хотели сотрудничать, а хотели пообщаться со всеми компаниями - теперь у них будет такая возможность - пусть сами выбирают с кем сотрудничать, к нам потом меньше вопросов будет.
Ну а я сейчас делаю новое поведенческое моделирование, буду немного переписывать код Verilog и составлять совершенно новый testbench, ибо как мы теперь уже узнали, он должен быть немного другим. Плюс нужно сделать по новому коду все необходимые расчеты и выдать на гора SDC. Думаю на это уйдет какое-то время, но как раз это же время наши инвесторы будут выбирать компанию через которую мы будем все заказывать на TSMC, заключать с ними договор NDA и все такое, так что пока я закончу - они определятся с кем мы работаем. Но в принципе после расчетов, которые я сделаю, уже можно будет более-менее точно говорить о предполагаемой производительности. Результаты расчетов выложу, естественно.
"Вообще кажется, что автору было бы куда полезнее просто пойти со своей разработкой к разработчикам процессоров и поговорить с ними, а не деньги собирать."
Ну это только так кажется, а на самом деле я уже к ним "ходил". Еще в 2004-ом году. Впрочем - это совсем отдельная история и там нас не ждут, можете даже не сомневаться. Там начнут чесать репу только в том случае, если неизвестно где родится чудо, которое создаст процессоры нового поколения и завалит ими рынок - вот тогда они начнут чесать, где не чесалось и приговаривать "а как это получилось?". А сейчас это даром никому не нужно. Да что там "производители процессоров" - тут принцып - сытый голодному не товарищ.
Читали тему Небесного от BitFury на этом же форуме? Как он там расписывал, что ему бы специалистов, помошников, что он хочет создать лучший майнер из лучших... помните? Думаете как они отреагировал, когда мы им предложили нашу разработку? Ну ка - угадайте с первого раза... они даже не захотели посмотреть нашу архитектуру или хотя бы просто описательно узнать ее суть.
Не, ребята - сытый голодному не товарищ. Это как с той Нобелевской премией, которая подобна спасательному кругу, который брошен утопающему уже после того, как он успешно выбрался на берег...
Так что - работаем самостоятельно и ни на кого не рассчитываем.
"а не реальный чип"
Кто сказал, что реального чипа не будет? Без него никак... Вот успешно тесты пройдем - и начнем думать за реальный чип. Но запаситесь терпением, ребята - все это очень долгое дело (про цену я пока не говорю), а учитывая, что мне приходится сразу же по ходу учиться и вообще по этому делу специалистов весьма не много, то других вариантов просто нет - ползем как можем, главное - что движемся. Всему свое время.
За задержки уж извиняйте, не все коту масленица... в принципе я и так почти ничем больше кроме этого проекта не занимаюсь, но не все от меня зависит + болезть... надо побольше бывать на свежем воздухе и есть чеснока, а я как-то проигнорировал, вот и получил по полной.
Сюда заходим редко, тоже уж звыняйте, тут просто месяцами никто ничего не пишет и не читает, так что мы больше в группе в телеграме, она у нас постоянно онлайн, так что если кому что оперативно - обращайтесь туда.
Ну и прошу пока никого ни о чем не переживать, проект жив и если бы даже что случилось непредвиденное или печальное - мы бы обязательно сообщили. Ну кроме случаев точного попадания ядреной бомбы в нашу усадьбу или тому подобных случаев, когда бы мы были лишены подобной возможности
С другой стороны, даже в самом печальном случае у нас всегда есть план "Б" - мы так просто не сдадимся, тем более, что терять нам кроме собственных цепей - нечего.
Так что "Спокойствие, только спокойствие".
